职位描述

11K-16K/月/珠海/硕士及以上
职位要求：
本科及以上学历，通信、电子工程、微电子等相关专业；
熟悉FPGA/ASIC设计流程，具有通信基带实现经验者尤佳；
熟悉Verilog语言, 熟练使用综合、时序分析等EDA工具；
优异的沟通与协调能力，良好的团队意识；
职位内容：
负责通信基带IP设计、功能验证；
参与通信基带IP在SoC中集成、FPGA验证、IC测试等；
与相关部门沟通，解决在IC设计，实现，测试，量产阶段出现的问题。
福利待遇
六险一金
五天八小时，弹性上班
奖金、分红、项目奖、绩效奖金
行业内极具竞争力薪资
法定带薪休假 公司带薪休假
10大员工自主社团，丰富业余生活