职位描述

11K-16K/月/珠海/硕士及以上
职位要求：
硕士及以上学历，微电子、电子信息、通信等相关专业。
熟悉ASIC设计流程，具有视频编解码/视频显示处理工作经验者尤佳；
熟悉 Verilog HDL, DC / PT / LEC / DFT / ATPG 工具的使用；
熟悉C SHELL, Perl编程, CVS使用；
对SOC及系统架构有一定了解；
优异的沟通与协调能力，良好的团队意识；
职位内容：
负责视频硬件IP设计和功能验证；
参与视频IP的架构、算法设计；
参与视频IP的系统集成，综合，时序分析等ASIC流程与视频IP的交付；
与PM，SA，验证团队等部门沟通，在IC设计，实现，测试，量产阶段解决出现的问题。
福利待遇
六险一金
五天八小时，弹性上班
奖金、分红、项目奖、绩效奖金
行业内极具竞争力薪资
法定带薪休假 公司带薪休假
10大员工自主社团，丰富业余生活