刷新日期: 2020-02-28 截止日期: 2020-03-17
职位描述
1.具有扎实的数字电路设计基础,熟练使用Verilog2.熟悉数字IC设计流程3.深入理解时序分析,能够完成逻辑优化满足时序要求4.熟练使用Cadence或Synopsys工具进行仿真测试5.有CPU相关项目经验者优先
天俱时工程科技集团有限公司 - 设计
石家庄
航天三院 - 设计
武汉
北京
昆明云安会都有限责任公司 - 设计
昆明
爱奇艺 - 设计
中国科学院软件研究所
请写下举报的理由
海投网,大学生求职搜索引擎
未注册海投网账号的手机号,登录时将自动注册
登录即视为同意《服务协议》及《隐私保护》