PLL工程师

  • 北京
  • 面议
  • 硕士及以上
  • 面议

工作地址: 北京市海淀区王庄路1号清华同方科技广场B808

刷新日期: 2019-09-10  截止日期: 2019-09-27

职位描述

职责描述:
负责CMOS射频IC时钟相关模块的设计,主要包括PLL及XO;
与算法组和ASIC组密切合作完成对标准的解读,进一步提取对各个模块时钟要求的定义;
设计及指导射频IC版图;
深入参与芯片测试与系统测试,特别是指导实际产品系统中发现的时钟相关的问题的解决;
职位要求:
电子工程专业, 硕士及以上学历;
有深厚的CMOS射频和模拟IC设计基础,包括设计,仿真,版图及测试;
有扎实的射频IC设计经验,有产品经验者为佳 ;
熟悉主流射频IC设计工具及一种以上电磁仿真工具;
会使用Matlab,Perl, C,Skill, Ocean等语言之一编写简单程序;
具有无线通信系统的知识;
有很强的电路分析能力和解决问题的能力;

立即投递
相似职位推荐 查看更多
  • 行业:硬件
  • 规模:50-150人
  • 主页: http://www.altobeam.com/
  • 地址:北京海淀区清华科技园清华同方科技广场B808
招聘动态查看更多
  • 北京
  • 硕士及以上
  • 面议
  • 北京
  • 硕士及以上
  • 面议
  • 北京
  • 硕士及以上
  • 面议
  • 北京
  • 硕士及以上
  • 面议
  • 北京
  • 硕士及以上
  • 面议
  • 北京
  • 硕士及以上
  • 面议