职位描述

职位描述：

负责整个芯片或模块的综合及布局布线设计, 包括逻辑综合，DFT规划，布局规划，布局布线，时钟树生成，时序优化及收敛以及 DRC/LVS物理验证，

任职资格：

1）微电子，电子工程等相关专业研究生及以上学历，

2）熟悉后端设计流程及工具，具有运用Design Compiler/IC Compiler/Innovus/PrimeTime/Formality/Calibre等EDA工具经验优先，

3）参与过28nm及以下大规模芯片物理实现/物理验证等相关工作优先，

4）熟悉并熟练使用Verilog/TCL/Perl/Python优先，

5）熟悉SoC低功耗原理，具有参与低功耗设计的项目经验优先。